(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-250197

(43)公開日 平成6年(1994)9月9日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FI

技術表示簡所

G 0 2 F 1/1345

8707-2K

審査請求 未請求 請求項の数5 OL (全 11 頁)


(71)出願人 000005223 (21)出願番号 特願平5-33293 富士通株式会社 神奈川県川崎市中原区上小田中1015番地 (22)出願日 平成5年(1993)2月23日 (72)発明者 田中 義規 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 小林 哲也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 林 省吾 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (74)代理人 弁理士 平戸 哲夫 最終頁に続く

(54)【発明の名称】 アクティブマトリクス型液晶表示パネル

(57)【要約】

【目的】アクティブマトリクス型液晶表示パネルに関 し、データ線の短絡、断線及び走査線の短絡、断線とい うパターン不良を簡単な検査方法で、かつ、正確に検出 することができるようにする。

【構成】データ線122、124・・・12640は、窓2 12、214・・・21640を介し、データ線121、12 3・・・12639は、窓211、213・・・21639を介 し、走査線152、154・・・15480は、窓242、2 44・・・24480を介し、走査線151、153・・・1 5479は、窓241、243・・・24479を介し、それぞ れ、導電性ゴム26、27、28、29で短絡し、導電 性ゴム26に黒表示信号、導電性ゴム27に白表示信 号、導電性ゴム28、29に費込み信号を印加し、表示 画面を観察する。



【特許請求の範囲】

【請求項1】マトリクス状に配置された画素電極と、こ れら画素電極に対応させて垂直ライン方向に延在され、 表示信号が印加されるデータ線と、これらデータ線と前 記画素電極との間に接続されたアクティブ素子と、前記 画素電極に対応させて水平ライン方向に延在され、印加 される走査信号により前記アクティブ素子のオン、オフ を制御する走査線とが形成されてなる第1の基板と、共 通電極が形成されてなる第2の基板とを対向させ、これ ら第1及び第2の基板間に液晶を封入してなるアクティ 10 ンジスタ (thin film transistor. 以下、TFTとい ブマトリクス型液晶表示パネルにおいて、前記第1の基 板に、絶縁層で被覆され、かつ、前記データ線との電気 的接触を図るための窓を形成してなる第1の検査用領域 と、絶縁層で波覆され、かつ、前記走査線との電気的接 触を図るための窓を形成してなる第2の検査用領域とが 設けられていることを特徴とするアクティブマトリクス 型液晶表示パネル。

【請求項2】前記第1の検査用領域における偶数ライン の窓と奇数ラインの窓とは水平ライン方向に平行に形成 され、前記第2の検査用領域における偶数ラインの窓と 20 奇数ラインの窓とは垂直ライン方向に平行に形成されて いることを特徴とする請求項1記載のアクティブマトリ クス型液晶表示パネル。

【請求項3】前記第1の検査用領域は、前記第1の基板 の垂直ライン方向の一方の最縁部側に形成され、前記第 2の検査用領域は、前記第1の基板の水平ライン方向の 一方の最縁部側に形成されていることを特徴とする請求 項1又は2記載のアクティブマトリクス型液晶表示パネ

【請求項4】前記第2の検査用領域は、前記走査線に走 30 査信号を印加すべき領域に隣接して、前記第1の基板の 水平ライン方向の一方の最縁部側に形成されていること を特徴とする請求項1、2又は3記載のアクティブマト リクス型液晶表示パネル。

【請求項5】前記データ線のうち、偶数ラインのデータ 線は、前記第1の検査用領域の偶数ラインの窓を介し、 製造プロセスにおいて形成された第1の金属層で短絡さ れ、前記データ線のうち、奇数ラインのデータ線は、前 記第1の検査用領域の奇数ラインの窓を介し、製造プロ セスにおいて形成された第2の金属層で短絡され、前記 40 走査線のうち、偶数ラインの走査線は、前記第2の検査 用領域の偶数ラインの窓を介し、製造プロセスにおいて 形成された第3の金属層で短絡され、前記走査線のう ち、奇数ラインの走査線は、前記第2の検査用領域の奇 数ラインの窓を介し、製造プロセスにおいて形成された 第4の金属層で短絡されていることを特徴とする請求項 3 又は 4 記載のアクティブマトリクス型液晶表示パネ ル。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、画素をマトリクス状に 配列させると共に、各画素ごとにアクティブ素子を形成 し、各画素に記憶動作を行わせるように構成されるアク

ティブマトリクス型液晶表示パネルに関する。

2

[0002]

【従来の技術】従来、アクティブマトリクス型液晶表示 パネルとして、図22に概略的平面図を示すようなもの が知られている。

【0003】図中、1はアクティブ素子として薄膜トラ う) 基板、21、22···2640はTFT基板1に形成 されている表示信号が印加されるデータ線である。

【0004】また、3は奇数ラインのデータ線21、23 ・・・2639に表示信号を印加するための表示信号印加 領域、4は偶数ラインのデータ線22、24・・・2640 に表示信号を印加するための表示信号印加領域である。 【0005】また、51、52···5480は同じくTF T基板1に形成されている走査信号が印加される走査 線、6はこれら走査線51、52・・・5480に走査信号 を印加するための走査信号印加領域である。

【0006】また、図23は、このTFT基板1の平面 構造を概略的に示す平面図であり、図中、 711、 712・ ・・724は画素ごとに設けられている画素電極、811、 812・・・824はアクティブ素子をなすTFTである。 【0007】また、図22において、9はTFT基板1 に対向して設けられている共通電極が形成されてなる対 向基板であり、この対向基板9とTFT基板1との間に 液晶が封入されている。

【0008】かかるアクティブマトリクス型液晶表示パ ネルについては、データ線21、22・・・2640の短 絡、断線及び走査線 51、 52・・・ 5480 の短絡、断線 というパターン不良の検出が不可欠とされている。

【0009】従来、かかるパターン不良を検査する方法 として、従来のアクティブマトリクス型液晶表示パネル の構造上、一括コンタクトプローバ検査方式と、パター ン検査方式とが採用されていた。

【0010】一括コンタクトプローバ検査方式とは、デ ータ線 21、 22・・・2640及び走査線 51、 52・・・ 5480に微細な針を立てて電気信号を印加して表示状態 を観察することによりパターン不良を検査する方式であ り、パターン検査方式とは、パネルに光を当てて、通過 光を観察することによりパターン不良を検査する方式で ある。

[0011]

【発明が解決しようとする課題】しかし、一括コンタク トプローバ検査方式においては、画素の高集積化に伴い データ線 21、 22・・・2640 及び走査線 51、 52・・ ・5480のピッチが小さくなってきていることから、針 の製造及び針とデータ線21、22・・・2640、走査線 50 51、52・・・5480との位置合わせが困難になってい

る。

【0012】また、パターン検査方式においては、全画 素のパターンを順に観察していかなければならず、検査 に多大の時間を必要とする上、通過光によりパターン不 良を判断するため、データ線間や走査線間にゴミが付着 している場合であっても、これをデータ線間の短絡、走 査線間の短絡として検出してしまう。

【0013】本発明は、かかる点に鑑み、データ線の短 絡、断線及び走査線の短絡、断線というパターン不良を ようにしたアクティブマトリクス型液晶表示パネルを提 供することを目的とする。

[0014]

【課題を解決するための手段】本発明によるアクティブ マトリクス型液晶表示パネルは、マトリクス状に配置さ れた画素電極と、これら画素電極に対応させて垂直ライ ン方向に延在され、表示信号が印加されるデータ線と、 これらデータ線と画素電極との間に接続されたアクティ ブ素子と、画素電極に対応させて水平ライン方向に延在 され、印加される走査信号によりアクティブ素子のオ ン、オフを制御する走査線とが形成されてなる第1の基 板と、共通電極が形成されてなる第2の基板とを対向さ せ、これら第1及び第2の基板間に液晶を封入してなる アクティブマトリクス型液晶表示パネルを改良するもの であり、第1の基板に、絶縁層で被覆され、かつ、デー タ線との電気的接触を図るための窓を形成してなる第1 の検査用領域と、絶縁層で被覆され、かつ、走査線との 電気的接触を図るための窓を形成してなる第2の検査用 領域とを設けて構成するというものである。

[0015]

【作用】本発明では、第1の基板に、絶縁層で被覆され た第1、第2の検査用領域が形成されており、第1の検 査用領域には、データ線と電気的接触を図るための窓が 形成されており、第2の検査用領域には、走査線と電気 的接触を図るための窓が形成されている。

【0016】この結果、奇数ラインのデータ線同士、偶 数ラインのデータ線同士、奇数ラインの走査線同士、偶 数ラインの走査線同士を、それぞれ、対応する窓を介し て第1、第2、第3、第4の導電性ゴムで短絡すること ができる。

【0017】そこで、このような状態とした上で、第 1、第2、第3、第4の導電性ゴムに所定の信号を印加 し、所定の画面を表示させることで、データ線の短絡、 断線及び走査線の短絡、断線というパターン不良を検出 することができる。

[0018]

【実施例】以下、まず、図1~図18を参照して、本発 明の一実施例につき、(1)構成、(2)検査方法、

(3)作用、効果に項を分けて説明する。

【0019】(1)構成

図1は本発明の一実施例を概略的に示す平面図である。 図中、10は表示信号が印加されるデータ線、走査信号 が印加される走査線、画素を構成する画素電極、アクテ ィブ素子としてのTFT等が形成されてなるTFT基 板、11は共通電極が形成されてなる対向基板であり、 これらTFT基板10と対向基板11との間に液晶が封 入されている。

【0020】また、121、122・・・12640は垂直 ライン方向に延在されているデータ線、13は奇数ライ 簡単な検査方法で、かつ、正確に検出することができる 10 ンのデータ線 121、123・・・12639に表示信号を 印加するための表示信号印加領域、14は偶数ラインの データ線122、124・・・12640に表示信号を印加 するための表示信号印加領域である。

> 【0021】また、151、152・・・15480は水平 方向に延在されている前述の走査線、16はこれら走査 線 151、 152・・・15480 に走査信号を印加するた めの走査信号印加領域である。

【0022】また、17、18は検査用領域であり、図 2は検査用領域17の一部を拡大して示す平面図、図3 20 は図2のA-A線に沿った断端面図、図4は図2のB-B線に沿った断端面図である。

【0023】図中、19はTFT基板10を構成する透 明ガラス板、20はSiNからなる最終保護膜、2 12n、2 12n+1···2 12n+4は、それぞれ、データ線 1 2 2n、 1 2 2n+1・・・1 2 2n+4 と電気的接触を図るた めの窓、222n、222n+1・・・222n+4はITO膜で ある。なお、データ線121、122・・・12640はチ タンTiで形成されている。

【0024】また、図5は検査用領域18の一部を拡大 30 して示す平面図、図6は図5のC-C線に沿った断端面 図、図7は図5のD-D線に沿った断端面図である。

【0025】図中、23はSiNからなるゲート絶縁 膜、242n、242n+1・・・242n+4は、それぞれ、走 査線 1 5 2n、 1 5 2n+1・・・ 1 5 2n+4 と電気的接触を得 るための窓、252n、252n+1・・・252n+4はITO 膜である。なお、走査線 151、152・・・15480は チタンTiで形成されている。

【0026】(2)検査方法

(a) データ線の短絡、断線の検査方法(その 1)

図8はデータ線121、122・・・12640の短絡、断 線の検査方法の一例を説明するための平面図である。な お、この図8においては、最終保護膜20は、その図示 を省略している。

【0027】まず、図8(A)に示すように、偶数ライ ンのデータ線122、124・・・12640を偶数ライン の窓212、214・・・21640を介して導電性ゴム2 6で短絡すると共に、奇数ラインのデータ線121、1 23・・・1 2639を奇数ラインの窓 2 11、 2 13・・・ 2 1639を介して導電性ゴム 2 7 で短絡する。

50 【0028】また、図8 (B) に示すように、偶数ライ

ンの走査線152、154・・15480を偶数ラインの 窓2 42、2 44・・・2 4 480を介して導電性ゴム28 で短絡すると共に、奇数ラインの走査線151、153・ ・・15479を奇数ラインの窓241、243・・・24 479を介して導電性ゴム29で短絡する。

【0029】そして、偶数ラインのデータ線122、1 24・・・1 2640 に導電性ゴム 2 6 を介して黒を表示さ せるための黒表示信号を印加すると共に、奇数ラインの データ線 1 21、 1 23・・・1 2639 に導電性ゴム 2 7 を介して白を表示させるための白表示信号を印加する。 【0030】他方、偶数ラインの走査線152、154・ ・・15480及び奇数ラインの走査線151、153・・ 15479にはそれぞれ導電性ゴム28、29を介して **魯込み信号を印加する。**

【0031】ここに、例えば、走査線151、152・・ ・15480に断線がなく、データ線121、122・・・ 1 2640にも短絡、断線がない場合には、図8(A)に 示すように、表示画面30は、偶数番目の垂直ライン3 12、314・・・31640は黒、奇数番目の垂直ライン 3 11、3 13・・・3 1639は白という周期性を有する 完全な縦ストライブ画面となる。

【0032】これに対して、データ線121、122・・ ・12640のいずれかに短絡がある場合、例えば、デー タ線 1 2 2n+2、 1 2 2n+3 間に短絡がある場合には、図 9 に示すように、白であるべき垂直ライン3 1 2n+3 が黒と なってしまい、表示画面30は、図8(A)に示す期待 する画面とは異なるものとなってしまう。

【0033】また、偶数ラインのデータ線122、124 ・・・12640のいずれかに断線がある場合、例えば、 データ線122n+2に断線がある場合には、図10に示す ように、垂直ライン3 12n+2は、断線部より下方の画素 が白となってしまい、この場合も、表示画面30は、図 8 (A) に示す期待する画面とは異なるものとなってし まう。

【0034】次に、偶数ラインのデータ線122、124 ・・・12640に導電性ゴム26を介して白を表示させ るための白表示信号を印加すると共に、奇数ラインのデ ータ線121、123・・・12639に導電性ゴム27を 介して黒を表示させるための黒表示信号を印加し、表示 画面30を観察する。これにより奇数ラインのデータ線 40 図14は走査線151、152・・・15480の短絡、断 121、123・・・12639の断線を検出することがで きる。

[0035]

(b) データ線の短絡、断線の検査方法(その2) 図11はデータ線121、122・・・12640の短絡、 断線の検査方法の他の例を説明するための図である。な お、この図11においても、最終保護膜20は、その図 示を省略している。

【0036】まず、図11 (A) に示すように、偶数ラ インのデータ線122、124・・・12640を偶数ライ

ンの窓212、214・・・21640を介して導電性ゴム 26で短絡すると共に、奇数ラインのデータ線121、 123・・・12639を奇数ラインの窓211、213・・ ・2 1639を介して導電性ゴム 2 7で短絡する。

6

【0037】また、図11(B)に示すように、偶数ラ インの走査線 1 52、 1 54・・・ 1 5480 を偶数ライン の窓242、244・・・24480を介して導電性ゴム2 8で短絡すると共に、奇数ラインの走査線151、153 ・・・15479を奇数ラインの窓241、243・・・2 10 4479を介して導電性ゴム29で短絡する。

【0038】そして、偶数ラインのデータ線122、1 24・・・12640及び奇数ラインのデータ線121、1 23・・・1 2639 にそれぞれ導電性ゴム 2 6 、 2 7 を介 して反転関係にある黒表示信号を印加する。

【0039】他方、偶数ラインの走査線152、154・ ・・15480及び奇数ラインの走査線151、153・・ ・15479にはそれぞれ導電性ゴム28、29を介して **書込み信号を印加する。**

【0040】ここに、例えば、走査線151、152・・ ・15480に断線がなく、データ線121、122・・・ 20 1 2640にも短絡、断線がない場合には、図11 (A) に示すように、表示画面30は、偶数番目の垂直ライン 3 12、3 14・・3 1640 も黒、奇数番目の垂直ライン 3 11、3 13・・・3 1639 も黒という完全な黒画面と なる。

【0041】これに対して、データ線121、122・・ ・12640のいずれかに短絡がある場合、例えば、デー タ線 1 2 2n+2、 1 2 2n+3 間に短絡がある場合には、表示 画面30は、図12に示すように、垂直ライン3 - 12n+2、3 12n+3は白となってしまい、図11 (A) に 示す期待する画面とは異なるものとなってしまう。

【0042】また、偶数ラインのデータ線122、124 ・・・12640のいずれかに断線がある場合、例えば、 データ線122n+2に断線がある場合には、表示画面30 は、図13に示すように、垂直ライン312n+2は、断線 部より下方の画素が白ないし灰色となってしまい、図1 1 (A) に示す期待する画面とは異なるものとなってし まう。

【0043】(c)走査線の断線、短絡の検査方法 線の検査方法の一例を説明するための図である。なお、 この図14においても、最終保護膜20は、その図示を 省略している。

【0044】まず、図14(A)に示すように、偶数ラ インのデータ線122、124・・・12640を偶数ライ ンの窓212、214・・・21640を介して導電性ゴム 26で短絡すると共に、奇数ラインのデータ線121、 1 23・・・1 2639を奇数ラインの窓2 11、2 13・・ ・2 1639を介して導電性ゴム27で短絡する。

50 【0045】また、図14(B)に示すように、偶数ラ

インの走査線 1 52、 1 54・・・ 1 5480 を偶数ライン の窓242、244・・・24480を介して導電性ゴム2 8で短絡すると共に、奇数ラインの走査線151、153 ・・・15479を奇数ラインの窓241、243・・・2 4479を介して導電性ゴム29で短絡する。

【0046】そして、偶数ラインのデータ線122、1 24・・・1 2640 及び奇数ラインのデータ線1 21、1 23・・・1 2639に導電性ゴム26、27を介して黒を 表示させるための黒表示信号を印加する。

【0047】他方、偶数ラインの走査線152、154・ 10 インのデータ線121、123・・・12639は、窓2 · · 15480には導電性ゴム28を介して書込み信号を 印加すると共に、奇数ラインの走査線151、153・・ · 1 5 4 7 9 には導電性ゴム 2 9 を介して非曹込み信号を 印加する。

【0048】ここに、例えば、データ線121、122・ ・・1 2640に断線がなく、走査線 1 51、 1 52・・・ 15480に短絡、断線がない場合、図14 (B) に示す ように、表示画面30は、偶数番目の水平ライン3 22、324・・・32640は黒、奇数番目の水平ライン 3 21、3 23・・・3 2639は白という周期性を有する 完全な横ストライブ画面となる。

【0049】これに対して、走査線151、152・・・ 15480のいずれかに短絡がある場合、例えば、走査線 152n+2、152n+3間に短絡がある場合には、表示画面 30は、図15に示すように、黒であるべき水平ライン 3 22n+2が白となってしまい、図14 (B) に示す期待 する画面とは異なるものとなってしまう。

【0050】また、偶数ラインの走査線152、154・ ・・15480のいずれかに断線がある場合、例えば、走 査線 1 5 2 n + 2 に断線がある場合には、表示画面 3 0 は、 図16に示すように、水平ライン322n+2は、断線部よ り右側の画素が白となってしまい、この場合も、図14 (B) に示す期待する画面とは異なるものとなってしま う。

【0051】次に、偶数ラインの走査線152、154・ ・・15480に導電性ゴム28を介して非費込み信号を 印加すると共に、奇数ラインの走査線151、153・・ ・15479に導電性ゴム29を介して普込み信号を印加 して、表示画面30を観察する。これにより奇数ライン の走査線 151、153・・・15479の断線を検出する ことができる。

【0052】(3)作用、効果

以上のように、本実施例においては、最終保護膜20で 被覆された検査用領域17、18が形成されており、検 査用領域17には、データ線12₁、12₂・・・12 640と電気的接触を図るための窓211、212・・・2 1640が形成されており、検査用領域18には、走査線 151、152・・・15480と電気的接触を図るための 窓241、242・・・24480が形成されている。

窓 2 1 2 、 2 1 4 ・・・ 2 1 640 及び奇数ラインの窓 2 11、213・・・21639は水平ライン方向に平行に形 成されており、検査用領域18では、偶数ラインの窓2 42、244・・・24480及び奇数ラインの窓241、2 43・・・2 4479は垂直ライン方向に平行に形成されて いる。

8

【0054】この結果、偶数ラインのデータ線122、 124・・・12640は、窓212、214・・・21640 を介して導電性ゴム26で短絡することができ、奇数ラ 11、213・・・21639を介して導電性ゴム27で短 絡することができる。

【0055】また、偶数ラインの走査線152、154・ ・・15480は、窓242、244・・・24480を介して 導電性ゴム28で短絡することができ、奇数ラインの走 査線 1 51、 1 53・・・1 5 479は、窓 2 4 1、 2 4 3・ ・・2 4479を介して導電性ゴム29で短絡することが

【0056】そこで、このような状態とした上で、導電 20 性ゴム26、27、28、29に前述のように、所定の 信号を印加して、所定の画面を表示させることで、デー タ線121、122・・・12640の短絡、断線及び走査 線151、152・・・15480の短絡、断線というパタ ーン不良を検査することができる。

【0057】即ち、本実施例によれば、簡単な検査方法 で、データ線121、122・・・12640の短絡、断線 及び走査線 151、152・・・15480の短絡、断線と いうパターン不良を正確に検出することができる。

【0058】なお、検査用領域17、18は、検査終了 30 後は不要となるものであるから、検査終了後、TFT基 板10の検査用領域17、18を含む周辺部を切り落と すことで、平面上のサイズを小さくすることができ、検 査用領域17、18を設けることでサイズ上の問題は生 じない。

【0059】また、上述の実施例においては、検査用領 域18を走査線151、152・・・15480の走査信号 印加領域16側の端部に設けるようにしたが、図17に 示すように、例えば、図上、左側から走査信号印加領域 16、表示領域33、検査用領域18の順に形成するこ 40 ともできるが、このようにすると、例えば、図18に示 すように、走査線 1 5kの断線部 3 4 が走査信号印加領 域16内にあった場合に、これを検出することができな いという不都合がある。

【0060】これに対して、例えば、図19に示すよう に、図上、左側から検査用領域18、走査信号印加領域 16、表示領域33と並ぶようにすると、走査線15㎏ の断線部34が走査信号印加領域16内にある場合にお いても、これを検出することができる。

【0061】また、上述の実施例においては、検査時、 【0053】また、検査用領域17では、偶数ラインの 50 導電性ゴム26、27、28、29を使用するようにし た場合につき説明したが、図20に平面図、図21に図 20のE-E線に沿った断端面図を示すように、製造プ ロセス時に、アルミニウム層35、36、37、38を 形成し、これらアルミニウム層35、36、37、38 で、それぞれ、偶数ラインのデータ線122、124・・ ・12640、奇数ラインのデータ線121、123・・・ 12639、偶数ラインの走査線152、154・・・15 480、奇数ラインの走査線151、153・・・15479を 短絡するようにしても良い。

【0062】また、上述の実施例においては、データ線 10 121、122・・・12640に表示信号を印加するデー タ線ドライバ及び走査線 151、152・・・15480に 走査信号を印加する走査線ドライバをTFT基板10に 搭載しないように構成した場合について説明したが、本 発明は、これらデータ線ドライバ及び走査線ドライバを TFT基板10に搭載する場合においても適用すること ができる。

【0063】但し、この場合には、検査用領域17、1 8を切り落とすことができないので、前述のアルミニウ ム暦35、36、37、38は形成することができない 20 し、また、検査用領域18、走査信号印加領域16、表 示領域33は、例えば、図上、左側から走査信号印加領 域16、表示領域33、検査用領域18の順に形成する ことになる。

[0064]

【発明の効果】以上のように、本発明によれば、データ 線及び走査線が形成される基板に、絶縁層で被覆され、 かつ、データ線との電気的接触を図るための窓を形成し てなる第1の検査用領域と、絶縁層で被覆され、かつ、 走査線との電気的接触を図るための窓を形成してなる第 30 場合の好適性を説明するための概略的断端面図である。 2の検査用領域とを設けるという構成を採用したことに より、簡単な検査方法で、即ち、奇数ラインのデータ 線、偶数ラインのデータ線、奇数ラインの走査線、偶数 ラインの走査線を、それぞれ、対応する窓を介して第 1、第2、第3、第4の導電性ゴムで短絡し、これら第 1、第2、第3、第4の導電性ゴムに所定の信号を印加 し、所定の画面を表示させることで、データ線の短絡、 断線及び走査線の短絡、断線というパターン不良を正確 に検出することができる。

【図面の簡単な説明】

【図1】本発明の一実施例を概略的に示す平面図であ

【図2】一方の検査用領域の一部を拡大して示す平面図 である。

【図3】図2のA-A線に沿った断端面図である。

【図4】図2のB-B線に沿った断端面図である。

【図5】他方の検査用領域の一部を拡大して示す平面図

である。

【図6】図5のC-C線に沿った断端面図である。

【図7】図5のD-D線に沿った断端面図である。

【図8】 データ線の短絡、断線の検査方法の一例を説明 するための平面図である。

10

【図9】 データ線に短絡がある場合の表示画面を示す平 面図である。

【図10】データ線に断線がある場合の表示画面を示す 平面図である。

【図11】データ線の短絡、断線の検査方法の他の例を 説明するための平面図である。

【図12】データ線に短絡がある場合の表示画面を示す 平面図である。

【図13】データ線に断線がある場合の表示画面を示す 平面図である。

【図14】走査線の短絡、断線の検査方法の一例を説明 するための平面図である。

【図15】走査線に短絡がある場合の表示画面を示す平 面図である。

【図16】走査線に断線がある場合の表示画面を示す平 面図である。

【図17】検査用領域、走査信号印加領域、表示領域を 走査信号印加領域、表示領域、検査用領域の順に並べた 場合の不都合を説明するための平面図である。

【図18】検査用領域、走査信号印加領域、表示領域を 走査信号印加領域、表示領域、検査用領域の順に並べた 場合の不都合を説明するための概略的断端面図である。

【図19】検査用領域、走査信号印加領域、表示領域を 検査用領域、走査信号印加領域、表示領域の順に並べた

【図20】本発明の他の実施例の要部を示す平面図であ る。

【図21】図20のE-E線に沿った断端面図である。

【図22】従来のアクティブマトリクス型液晶表示パネ ルの一例の概略的平面図である。

【図23】図22に示すアクティブマトリクス刑液晶表 示パネルを構成するTFT基板の平面構造を概略的に示 す平面図である。

【符号の説明】

40 10 TFT基板

11 対向基板

12: データ線


13、14 表示信号印加領域

15k 走査線


16 走查信号印加領域

17、18 検査用領域

[図1]




[図3] [図4]




【図5】 【図6】 【図7】 検査用領域 18 図5のC-C線に沿った断端面図 図5のD-D線に沿った断端面図 最終保護膜 1 T O 版 25 tn+1 25 tn+3 ITO駅 2520+7 2520+4 2420+4 2420+3 .152n 走査級 20 最終保護膜 - 24 2n+t -23 ゲート箱採膜 -15 2n+2 19 透明ガラス板 -19 透明ガラス板 152n+2 / 10 152n+2 152n / 152n 定登線 (Ti) 15m / 15m 走查额 15m+1 1520+2 (Ti) 19 透明ガラス板

[図8]


データ線の短格、断線の検査方法の一例を説明するための平面図






【図10】

データ線に断線がある場合




【図9】


データ級に短絡がある場合



【図11】

データ線の短絡、断線の検査方法の他の例を説明するための平面図







【図12】

【図13】

データ線に断線がある場合


データ線に短絡がある場合







【図14】

【図15】







走査程に短絡がある場合






図16]

走査線に斯線がある場合




【図17】

定査信号印加領域、表示領域、検査用領域の順に 並べた場合の不都合を説明するための平面図




【図18】

走査信号印加領域、製示領域、検査用領域の項に並べた場合 の不都合を説明するための概略的断端面図




[図19]

検査用領域、走査信号印加領域、表示領域の順に並べた場合 の好適性を説明するための概略的断境面図




[図20]


本発明の他の実施例



【図21】

図20のE-E級に沿った販滑面図








【図22】

[図23]

TFT基板







フロントページの続き

(72)発明者 嶋田 裕行

神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

MANUFACTURE OF THIN FILM TRANSISTOR

Publication number: JP7263700 Publication date: 1995-10-13

Inventor: OZAKI KIYOSHI; DEJIMA YOSHIO; KATO SHINYA;

ISHIWARI HIDETOSHI; SHIMADA HIROYUKI: INOUE

ATSUSHI; HIROTA SHIRO

Applicant: FUJITSU LTD

Classification:

- international: G02F1/136; G02F1/1368; H01L21/336; H01L29/40;

H01L29/78; H01L29/786; G02F1/13; H01L21/02; H01L29/40; H01L29/66; (IPC1-7): H01L29/786:

G02F1/136; H01L21/336; H01L29/40


- European:

Application number: JP19940047430 19940317
Priority number(s): JP19940047430 19940317

Report a data error here

Abstract of JP7263700

PURPOSE:To restrain irregularity of contact resistance between an Al film and a transparent conducting film, and maintain the contact resistance in a small value, regarding the manufacturing method of a thin film transistor which is used for driving the liquid crystal in a liquid crystal display. CONSTITUTION:A source/drain electrode 33a of a thin film transistor is formed on a transparent substrate 21. As to at least the upper two layers of the electrode 33a is an Al film 31 and a high melting point metal film 30 in the order from the upper layer. An insulating film 35 is formed so as to cover the electrode 33a. An aperture 36b is formed in the insulating film 35 on the electrode 33a. The uppermost Al film 31 of the electrode 33a is etched via the aperture 36b, and the high melting point metal film 30 as the substratum is exposed. A transparent conducting film is formed so as to come into contact with the high melting point metal film 30 in the aperture 36b.



(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-263700

(43)公開日 平成7年(1995)10月13日


(51)Int.Cl. ⁶ H 0 1 L 29/786	識別記号	庁内整理番号	FΙ	技術表示箇所
21/336				
G 0 2 F 1/136	500			
H01L 29/40	Α			
		9056-4M	H01L	29/ 78 3 1 1 P
			審査請求	未請求 請求項の数9 OL (全 11 頁)
(21)出願番号	特願平6-47430		(71)出願人	000005223
				富士通株式会社
(22)出顧日	平成6年(1994)3月17日			神奈川県川崎市中原区上小田中1015番地
			(72)発明者	尾崎 喜義
				神奈川県川崎市中原区上小田中1015番地
				富士通株式会社内
			(72)発明者	出島 芳夫
				神奈川県川崎市中原区上小田中1015番地
				富士通株式会社内
			(72)発明者	加藤 真也
				神奈川県川崎市中原区上小田中1015番地
				富士通株式会社内
			(74)代理人	弁理士 岡本 啓三
				最終頁に統く

(54) 【発明の名称】 神膜トランジスタの製造方法

(57)【要約】

【目的】液晶表示装置の液晶駆動に用いられる薄膜トランジスタの製造方法に関し、AI膜と透明導電膜との接触抵抗のばらつきを抑制し、接触抵抗を小さく保持する。

【構成】透明基板21上に形成された薄膜トランジスタのソース/ドレイン電極33aであって、少なくとも上部2層の導電膜が上層から順次A1膜31及び高融点金属膜30となっているソース/ドレイン電極33aを被覆して絶縁膜35を形成する工程と、ソース/ドレイン電極33a上の絶縁膜35に開口36bを形成する工程と、開口36bを介してソース/ドレイン電極33aの最上層のA1膜31をエッチングし、除去して下地の高融点金属膜30を表出する工程と、開口36b内の高融点金属膜30と接触して透明導電膜37bを形成する工程とを有する。



【特許請求の範囲】

【請求項1】 透明基板上に形成された薄膜トランジス タのソース/ドレイン電極であって、少なくとも最上層 の導電膜がAI膜となっている前記ソース/ドレイン電 極を被覆して絶縁膜を形成する工程と、

前記ソース/ドレイン電極上の前記絶縁膜に開口を形成 する工程と、

前記開口を介して前記開口内の前記AI膜をエッチング する工程と、

前記開口内の前記ソース/ドレイン電極と接触する透明 10 導電膜を形成する工程とを有する薄膜トランジスタの製 浩方法。

【請求項2】 前記ソース/ドレイン電極は前記AI膜 の下に高融点金属膜が形成されており、前記AI膜のエ ッチングにより、下地の前記高融点金属膜を表出するこ とを特徴とする請求項1記載の薄膜トランジスタの製造 方法。

【請求項3】 前記A1膜のエッチングをウエットエッ チングにより行い、その後、前記開口の側壁の前記絶縁 膜をサイドエッチングし、前記絶縁膜の前記開口を広げ 20 て前記開口内の前記絶縁膜の側壁面と前記開口内のAI 膜の側壁面とを合わせることを特徴とする請求項2記載 の薄膜トランジスタの製造方法。

【請求項4】 前記透明基板上に形成された補助容量の 上部電極であって、少なくとも上部2層の導電膜が上層 から順にAI膜及び高融点金属膜となっている前記上部 電極に対して、前記ソース/ドレイン電極に対する前記 工程を同時に適用し、前記透明導電膜により前記上部電 極と前記ソース/ドレイン電極とを接続することを特徴 とする請求項2又は請求項3記載の薄膜トランジスタの 製造方法。

【請求項5】 前記A L 膜のエッチングはA L 膜の表層 のエッチングであることを特徴とする請求項1記載の薄 膜トランジスタの製造方法。

【請求項6】 前記絶縁膜に開口を形成する工程の後、 前記開口を被覆して導電膜を形成し、前記導電膜及び前 記開口内の前記AI膜の表層を連続してエッチングする 工程を有する請求項1記載の薄膜トランジスタの製造方

緑膜を形成する工程の後、

前記開口を形成するマスクとして用いた耐エッチング性 膜を残したまま、前記開口を介して前記開口内の前記A 1膜の表層をエッチングする工程と、

前記開口を被覆して導電膜を形成し、続いて、前記耐工 ッチング性膜を除去して前記開口内に前記導電膜を残す 工程と、

前記開口内の前記導電膜と接触する透明導電膜を形成す る工程とを有する請求項1記載の薄膜トランジスタの製 造方法。

【請求項8】 前記透明基板上に形成された補助容量の 上部電極であって、少なくとも最上層の導電膜がAI膜 となっている前記上部電極に対して、前記ソース/ドレ イン電極に対する前記工程を同時に適用し、前記透明導 電膜により前記上部電極と前記ソース/ドレイン電極と を接続することを特徴とする請求項5、請求項6又は請 求項7記載の薄膜トランジスタの製造方法。

2

【請求項9】 前記透明導電膜はITO膜又は2nO膜 であることを特徴とする請求項1、請求項2、請求項 3、請求項4、請求項5、請求項6、請求項7又は請求 項8記載の薄膜トランジスタの製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、薄膜トランジスタの製 造方法に関し、より詳しくは、液晶表示装置の液晶駆動 に用いられる薄膜トランジスタの製造方法に関する。近 年、ラップトップパーソナルコンピュータや壁掛けテレ ビに使用する薄膜トランジスタ (TFT) マトリクス型 カラー液晶パネルの開発や商品化が進められている。T FTマトリクス型カラー液晶パネルはその表示品質の点 でCRTと代替できることが認められつつあり、今後、 価格、信頼性及び製造歩留り等の更なる向上が望まれて いる。

[0002]

【従来の技術】TFTマトリクス型カラー液晶パネルの 信頼性及び製造歩留り向上のための対策の一つとして、 TFTマトリクスの更なる改良が望まれている。図9 (a), (b) ~図10はTFTマトリクス型カラー液 晶パネルに用いられるTFTマトリクスの製造方法につ 30 いて説明する断面図である。

【0003】図9 (a) は、各電極を被覆して層間絶縁 膜が形成された後、これらの電極と画素電極等とを接続 するためのビアホールを形成する前の状態を示す。図で は、特に、ドレイン端子部、画素部及びゲート端子部を 示す。画案部では、透明基板1上にゲート電極2と補助 容量の下部電極3が形成され、これら電極2, 3を被覆 してゲート絶縁膜5が形成されている。更に、ゲート電 極2上方にはゲート絶縁膜5を介してTFTが形成さ れ、TFTは最上層部がAI膜となっているソース/ド 【請求項7】 前記ソース/ドレイン電極を被覆して絶 40 レイン電極6a,6bを有する。また、下部電極3の上 方にはゲート絶縁膜5を介して、最上層部がA1膜とな っている補助容量の上部電極 7 が形成されている。更 に、ソース/ドレイン電極6a,6b及び上部電極7を 被覆して層間絶縁膜9が形成されている。

> 【0004】また、ドレイン端子部では、透明基板1上 にゲート絶縁膜5を介して最上層部がA1膜となってい るドレイン端子8が形成されており、ドレイン端子8は 層間絶縁膜9により被覆されている。更に、ゲート端子 部では、透明基板1上にTiとAl膜の2層の導電膜か 50 らなるゲート端子4と、これを被覆してゲート絶縁膜5

と層間絶縁膜9が形成されている。

【0005】この後、図9(b)に示すように、レジス トマスクに基づく選択エッチング工程を経て、ドレイン 端子8上の層間絶縁膜9と、画素部のソース電極6a上 の層間絶縁膜9と、上部電極7上の層間絶縁膜9と、ゲ ート端子4上のゲート絶縁膜5及び層間絶縁膜9とにそ れぞれ開口10a, 10b, 10c, 10dを形成する。開口10 a~10dの底部にはそれぞれAI膜が露出している。

【0006】次いで、図10に示すように、各開口10a ~10 d を被覆するように透明導電膜を形成した後、パタ ーニングし、画素部のソース電極 6 a 及び上部電極 7 と 接続して画素電極11bを形成するとともに、ドレイン端 子8及びゲート端子4と接続して引出し電極11a、11 c を形成する。これにより、TFTが完成する。

[0007]

【発明が解決しようとする課題】上記のTFTの製造方 法においては、電極や、電極に接続した配線層の抵抗を 下げるため、AI膜を重ねて形成している。しかし、A Ⅰ膜上の層間絶縁膜9等に開口10a~10dを形成し、こ の開口10a~10dを介して画素電極11bや引出し電極11 a, 11 c を形成した場合、画素電極11 b 等と A l 膜との コンタクトがとれにくく、接触抵抗がばらついて大きく なるものがある。これは、AI膜の表面に自然酸化膜が 形成されたため、或いは、開口10a~10dを形成するた めのエッチングの際にエッチング残渣がA1膜の表面に 再付着したためと考えられる。

【0008】このため、液晶を駆動するためTFTを動 作させると、接触抵抗のムラによって、液晶層にかかる 電圧が画案によってばらついたり、低下したりして、一 様な色調が得られなかったり、中間調表示の際に点欠陥 30 が生じたりして表示不良を招く場合がある。本発明は、 係る従来例の問題点に鑑みて創作されたものであり、A 1膜と透明導電膜との接触抵抗のばらつきを抑制し、接 触抵抗を小さく保持することができる薄膜トランジスタ の製造方法を提供することを目的とするものである。

[0009]

【課題を解決するための手段】上記課題は、第1に、透 明基板上に形成された薄膜トランジスタのソース/ドレ イン電極であって、少なくとも最上層の導電膜がAI膜 となっている前記ソース/ドレイン電極を被覆して絶縁 40 造方法によって達成される。 膜を形成する工程と、前記ソース/ドレイン電極上の前 記絶縁膜に開口を形成する工程と、前記開口を介して前 記開口内の前記AI膜をエッチングする工程と、前記開 口内の前記ソース/ドレイン電極と接触する透明導電膜 を形成する工程とを有する薄膜トランジスタの製造方法 によって達成され、第2に、前記ソース/ドレイン電極 は前記AI膜の下に高融点金属膜が形成されており、前 記AI膜のエッチングにより、下地の前記高融点金属膜 を表出することを特徴とする第1の発明に記載の薄膜ト

AI膜のエッチングをウエットエッチングにより行い、 その後、前記開口の興壁の前記絶縁膜をサイドエッチン グし、前記絶縁膜の前記開口を広げて前記開口内の前記 絶縁膜の側壁面と前記開口内のAI膜の側壁面とを合わ せることを特徴とする第2の発明に記載の薄膜トランジ スタの製造方法によって達成され、第4に、前記透明基 板上に形成された補助容量の上部電極であって、少なく とも上部2層の導電膜が上層から順にAI膜及び高融点 金属膜となっている前記上部電極に対して、前記ソース 10 /ドレイン電極に対する前記工程を同時に適用し、前記 透明導電膜により前記上部電極と前記ソース/ドレイン 電極とを接続することを特徴とする第2又は第3の発明 に記載の薄膜トランジスタの製造方法によって達成さ れ、第5に、前記A1膜のエッチングはA1膜の表層の エッチングであることを特徴とする第1の発明に記載の 薄膜トランジスタの製造方法によって達成され、第6 に、前記絶縁膜に開口を形成する工程の後、前記開口を 被覆して導電膜を形成し、前記導電膜及び前記開口内の 前記AI膜の表層を連続してエッチングする工程を有す る第1の発明に記載の薄膜トランジスタの製造方法によ って達成され、第7に、前記ソース/ドレイン電極を被 覆して絶縁膜を形成する工程の後、前記開口を形成する マスクとして用いた耐エッチング性膜を残したまま、前 記開口を介して前記開口内の前記AI膜の表層をエッチ ングする工程と、前記開口を被覆して導電膜を形成し、 続いて、前記耐エッチング性膜を除去して前記開口内に 前記導電膜を残す工程と、前記開口内の前記導電膜と接 触する透明導電膜を形成する工程とを有する第1の発明 に記載の薄膜トランジスタの製造方法によって達成さ れ、第8に、前記透明基板上に形成された補助容量の上 部電極であって、少なくとも最上層の導電膜がAI膜と なっている前記上部電極に対して、前記ソース/ドレイ

ン電極に対する前記工程を同時に適用し、前記透明導電 膜により前記上部電極と前記ソース/ドレイン電極とを 接続することを特徴とする第5、第6又は第7の発明に 記載の薄膜トランジスタの製造方法によって達成され、 第9に、前記透明導電膜はITO膜又はZnO膜である ことを特徴とする第1, 第2, 第3, 第4, 第5, 第 6. 第7又は第8の発明に記載の薄膜トランジスタの製

[0010]

【作用】本発明の薄膜トランジスタの製造方法によれ ば、上部2層の導電膜が上層から順にA1膜及び高融点 金属膜となっているTFTのソース/ドレイン電極と透 明導電膜とを接続する前に、最上層のAI膜を除去し、 A1膜の下地の高融点金属膜を露出している。

【0011】高融点金属膜はAI膜に比較して透明導電 膜との間で良好なコンタクトが得られることが実験的に 確かめられている。従って、絶縁物等のエッチング残渣 ランジスタの製造方法によって達成され、第3に、前記 50 がソース電極等の表面から除去されるとともに、透明導

電膜、例えばITO膜やZnO膜はコンタクト性の良い 高融点金属膜との接続が可能となる。

【0012】ところで、AI膜のエッチング時に高融点 金属膜との選択比をとるためAI膜をウエットエッチン グすることがあるが、この場合、AI膜のウエットエッ チングによりAI膜がサイドエッチングされるため、開 口内で段差が生じる。この場合でも、AI膜のウエット エッチング後に、開口の側壁の絶縁膜をサイドエッチン グレ、絶縁膜の開口幅を広げて開口内の絶縁膜の側壁面 内の段差が解消される。このため、開口を被覆して形成 される透明導電膜の断線の危険性が少なくなり、信頼性 の向上及び製造歩留りの向上を図ることができる。

【0013】更に、最上層がAI膜となっているTFT のソース/ドレイン電極と透明導電膜とを接続する前に A 1 膜の表層を除去し、或いは導電膜を形成した後導電 膜及びAI膜の表層を連続して除去し、或いはAI膜の 表層を除去した後導電膜を形成している。従って、絶縁 物等のエッチング残渣や自然酸化膜がA1膜の表面から 除去され、或いは、透明導電膜との接触面には導電膜、 例えば透明導電膜とコンタクト性の良いMo, Ti, T a, Cr膜又はITO膜が露出しているので、透明導電 膜とソース/ドレイン電極の間の接触性が良くなる。

【0014】これにより、透明導電膜とソース/ドレイ ン電極の間の接触抵抗のばらつきを抑制し、接触抵抗を 小さく保持することができる。

[0015]

【実施例】

(1) 本発明の第1の実施例

図3は液晶表示パネルの透明基板上にTFTマトリクス 30 が形成された後の全体の構成を示す平面図である。図3 に示すように、透明なガラス基板上に同じ構成の複数の 画素がマトリクス状に縦方向及び横方向に整然と並んで いる。ここでは、1つの画素とそれに接続するゲート端 子及びドレイン端子について説明する。

【0016】図3において、37bはITO膜(透明導電 膜) からなる画素電極で、画素電極37bはTFTのソー ス電極 (ソース/ドレイン電極) 上の2つの開口36b等 を介してソース電極と接続する。23はTFTのゲート 電極と接続するゲートバスラインで、図面上縦方向に並 40 んでいる各画素のTFTのゲート電極がそれぞれ接続さ れている。24はゲートバスライン23と接続するゲー ト端子で、各ゲート端子24等毎に一つのゲートバスラ イン23等が接続される。

【0017】38はTFTのドレイン電極を介してTF Tと接続するドレインバスラインで、図面上横方向に並 んでいる各画素のTFTのドレイン電極がそれぞれ接続 されている。32はドレインバスライン38と接続する ドレイン端子で、各ドレイン端子32等毎に一つのドレ

上にゲート絶縁膜を介してドレイン端子32及びソース 電極33 a 及びドレイン電極33 b と同じ材料で、ドレイン 端子32と同時に形成された補助容量の上部電極で、帯 状に、かつゲートバスライン23に並行して形成されて いる。

6

【0018】この上部電極34の下方には蓄積容量絶縁 膜を介して下部電極が形成されており、上部電極34と 下部電極とが重なっている領域は、上部電極34/蓄積 容量絶縁膜/下部電極からなるコンデンサとして機能す と開口内のAI膜の側壁面とを合わせているので、開口 10 る。また、上部電極34は2つの開口36c等を介して画 素電極37bと接続している。なお、画素電極37bと不図 示の液晶層を介して対向する不図示のコモン電極とは画 素電極37b/液晶層/コモン電極からなる寄生的なコン デンサを構成する。従って、蓄積容量絶縁膜のコンデン サはソース電極33aを共通にして液晶層のコンデンサと 並列に入ることになる。これにより、電圧依存性を有す る液晶層のコンデンサの容量の減少を補償し、液晶層へ の印加電圧の変動による色ずれ等が抑制される。

> 【0019】次に、上記図3のTFTマトリックスを作 20 成する、本発明の第1の実施例の製造方法について図1 (a), (b), 図2 (a), (b) を参照しながら説 明する。各図面には左からドレイン端子部、画素部、ゲ ート端子部が示される。ドレイン端子部は図3のA-A 線断面図に相当し、画素部のTFT部は図3のB-B線 断面図に相当し、画素部の補助容量部は図3のC-C線 断面図に相当し、ゲート端子部は図3のD-D線断面図 に相当する。

【0020】図1(a)に示すように、透明なガラス基 板(透明基板)21上に、ゲート電極22と、ゲート電 極22と接続するゲートバスライン23と、ゲートバス ライン23と接続するゲート端子24と、補助容量の下 部電極25とを形成する。これらのうちゲート電極22 はTi膜からなり、他はすべてTi膜及びこのTi膜を 被覆するA1膜の2層の導電膜からなる。

【0021】続いて、ゲート電極22、ゲートバスライ ン23,ゲート端子24及び下部電極25を被覆して膜 厚約4000Aのシリコン窒化膜26をプラズマCVD法に より形成する。なお、ゲート電極22上のシリコン窒化 膜26はゲート絶縁膜となり、下部電極25上のシリコ ン窒化膜26は補助容量絶縁膜となる。次いで、膜厚約 150~500 Aのアモルファスシリコン膜 (a-Si膜: 動作半導体層) 27と膜厚約1200人のシリコン窒化膜を プラズマCVD法により連続的に形成する。

【0022】次に、回転塗布法により不図示のレジスト 膜を形成した後、露光マスクを用いて選択的に露光し、 現像してゲート電極22の上方に、かつゲート電極22 よりも狭い島状のレジスト膜を残す。次いで、塩素系又 はフッ素系の反応ガスを用いたリアクティブイオンエッ チング (RIE) により、レジスト膜をマスクとしてシ インバスライン38等が接続される。34はガラス基板 50 リコン窒化膜をエッチングし、除去してチャネル保護膜

28を形成する。なお、シリコン窒化膜は緩衝弗酸溶液 (BHF) を用いたウエットエッチングにより除去して もよい。

【0023】次に、チャネル保護膜28及びa-Si膜 27上にCVD法により膜厚約800Aのn+ a-Si 膜29を形成した後、スパッタ法により膜厚約800A のTi膜30を形成し、続いて蒸着法等により、Ti膜 30上に膜厚約500ÅのA1膜31を形成する。次い で、塩素系又はフッ素系の反応ガスを用いたリアクティ ブイオンエッチング (RIE) により、新たに形成され 10 た不図示のレジスト膜をマスクとして、AI膜31とT i膜30とn⁺ a-Si膜29とa-Si膜27とを連 続的にエッチングし、除去する。

【0024】これにより、a-Si膜27からなるトラ ンジスタの動作半導体層27aと、動作半導体層27aに接 続されたn⁺ a-Si膜29/Ti膜30/A1膜31 からなるソース電極33a及びドレイン電極33bと、a-Si膜27/n+ a-Si膜29/Ti膜30/Al膜 31からなるドレインバスラインと、a-Si膜27/ n t a - S i 膜 2 9 / T i 膜 3 0 / A l 膜 3 1 が積層さ 20 れたドレイン端子32とが形成される。

【0025】次に、ドレイン端子32,ドレインバスラ イン, TFT, 補助容量の上部電極34を被覆してプラ ズマCVD法により層間絶縁膜としての膜厚約2000人の シリコン窒化膜(絶縁膜)35を形成する。次いで、図 1 (b) に示すように、不図示のレジストマスクに基づ いてSF6を用いたドライエッチングによりシリコン窒 化膜35を選択的にエッチングし、除去して、ドレイン 端子32, TFTのソース電極33a, 上部電極34上の シリコン窒化膜 3 5 に 閉口 36 a ~ 36 c を 形成 するとと も 30 に、ゲート端子24上のゲート絶縁膜26及びシリコン 窒化膜35に開口36dを形成する。これにより、開口36 a~36cの底部にA 1 膜 3 1 が現れ、また開口36 d の底 部にゲート端子24のA1膜が現れる。しかし、A1膜 の表面にはエッチング残渣が残る場合があり、また、大 気中に放置するとA I 膜の表面には自然に酸化膜が形成 される場合がある。

【0026】このまま、ITO膜を形成した場合、コン タクトが不十分になる危険性があるので、続いて、図2 A 1 膜をエッチングする。これにより、開口36 a ~ 36 c の底部にTi膜30が表出し、また開口36dの底部にゲ ート端子24のTi膜が現れる。このとき、AI膜のエ ッチングとして、塩素系の反応ガスを用いたドライエッ チングを用いるか、或いは加熱した燐酸を用いたウエッ トエッチングを用いる。

【0027】次いで、膜厚約800AのITO膜又は2 nO膜(透明導電膜)をスパッタ法により形成する。次 に、図2(b)に示すように、不図示のレジストマスク 8

はZnO膜を選択的にエッチングし、開口36a~36dを 介してドレイン端子32と接続するドレイン引出し電極 37aと、ソース電極33a及び上部電極34と接続する画 素電極37bと、ゲート端子24と接続するゲート引出し 電極37 cとを形成する。

【0028】以上のように、本発明の第1の実施例に係 るTFTマトリクスの製造方法によれば、図2(a)に 示すように、上部の2層がTi膜30/A1膜31とな っているドレイン端子32, TFTのソース電極33a, 上部電極34及びゲート端子24とITO膜とを接続す る前に、AI膜31等を除去し、AI膜31等の下地の Ti膜30等を露出している。

【0029】Ti膜30等はA1膜31等に比較してI TO膜37a~37cとの間で良好なコンタクトが得られる ことが実験的に確かめられている。従って、絶縁物等の エッチング残渣がソース電極33 a 等の表面から除去され るとともに、ITO膜37a~37cはコンタクト性の良い Ti膜30等との接続が可能となる。

【0030】これにより、接触抵抗のばらつきを抑制 し、接触抵抗を小さく保持して、画素全体にわたって一 様に液晶層に電圧がかかるようにし、色調の変調や点欠 陥が生じるのを防止することができる。従って、信頼性 や製造歩留りの向上を図ることができる。

(2) 本発明の第2の実施例

本発明の第2の実施例について図4 (a)~(c)を参 照しながら説明する。以下、画素部のみについて説明 し、他の部分については同様なので説明を省略する。

【0031】図2(a)に示す第1の実施例の、開口36 a~36dを介してAI膜31等をエッチングし、除去す る工程において、ドライエッチングではAI膜31等と A I 膜 3 1 等の下地の T i 膜 3 0 等とはエッチングの選 択性がほとんどないため、A 1 膜3 1 等のエッチングの 終点検出が困難になる。従って、特に、オーバエッチン グの危険性が高く、その影響が大きいような場合には、 AI膜31をエッチングするため、加熱した燐酸により ウエットエッチングする場合がある。

【0032】この場合、図4(b)に示すように、A1 膜31のサイドエッチングが生じ、層間絶縁膜35の開 口36b, 36c幅よりも広くA1膜31が除去されて開口 (a) に示すように、各開口36 a ~ 36 d を介して底部の 40 36 b, 36 c 内の層間絶縁膜 3 5 の側壁から層間絶縁膜 3 5の下の方までA 1 膜 3 1 の端部側壁が後退する。従っ て、この部分で段差が生じるため、開口36b、36cを被 覆してITO膜が形成された場合、段差部でITO膜の 断線が起きやすくなる。

【0033】この危険性を回避するため、第2の実施例 では、図4 (b) に示すように、ウエットエッチングに より開口36b,36cを介してA1膜31をエッチングし た後、CF4 +O2 ガスを用いたケミカルドライエッチ ング (CDE) 法により層間絶縁膜35のエッチングを を形成した後、該レジストマスクに基づいてITO膜又 50 行う。これにより、開口36b,36c内の側壁の層間絶縁

膜35はサイドエッチングを受けて閉口幅が広がり、適当なエッチング時間の後、開口36e,36f内において既に層間絶縁膜35の下の方まで後退しているA1膜31の端部側壁面と層間絶縁膜35の側壁面とが一致するようになる。

【0034】例えば、膜厚500AのA1膜31をジャストエッチングよりも1.5倍程度オーバエッチングした場合、サイドエッチング量は片側約0.5μmとなる。このとき、CDEを300Wで凡そ30秒行うことにより、層間絶縁膜35の側壁は片側約0.5μm後退 10し、A1膜31の端部側壁面と層間絶縁膜35の側壁面とがほぼ一致するようになる。

【0035】従って、第2の実施例によれば、開口36 e,36fを被覆して形成されるITO膜の断線の危険性が少なくなり、信頼性の向上及び製造歩留りの向上を図ることができる。

(3) 本発明の第3~第5の実施例

本発明の第3~第5の実施例について図5~図8を参照しながら説明する。第3~第5の実施例では、第1及び第2の実施例のようにAI膜を全部除去するかわりに、AI膜の表層のみをエッチングする。以下の3つの方法がある。以下、画素部のみについて説明し、ドレイン端子部やゲート端子部については同様なので説明を省略する。

【0036】 (A) 第3の実施例

図5 (a) ~ (d) は第3の実施例について示す断面図である。第1の実施例の図2 (a) に示す開口36b, 36cを形成する工程の後、図5 (a) に示すように、開口36b, 36cを形成したときのレジスト膜を除去し、その後、図5 (b) に示すように、Arイオンを用いたドライエッチングにより開口36b, 36cを介してAI膜31の表層を20~200A程度エッチングする。

【0037】次いで、図5(c)に示すように、全面に再びITO膜を形成した後、パターニングして画素電極(透明導電膜)37bを形成する。以上の工程において、A1膜31の装層のエッチングと、ITO膜37bの成膜とは減圧中で連続して行うことが好ましい。これにより、エッチング後のA1膜の表面に自然酸化膜が再形成されるのを防止することができるので、ITO膜37bとA1膜31の良好な接触が得られる。

【0038】 (B) 第4の実施例

図6 (a) ~ (c) は第4の実施例について示す断面図である。第1の実施例の図2 (a) に示す開口36b, 36 cを形成する工程の後、図6 (a) に示すように、開口36b, 36cを形成したときのレジスト膜を除去し、その後、図6 (b) に示すように、全面に1TO膜(導電膜) 41を形成する。

【0039】続いて、図6(c)に示すように、ITO 膜41の全てと50~70A程度のA1膜31の表層を ウエットエッチングする。このようにすることにより、 A I 膜 3 1 単体の処理だけでは除去することが困難な A I 膜 3 1 の表層の自然酸化膜を除去することが可能となる。次いで、図 6 (d)に示すように、全面に再び I T

O膜を形成した後、パターニングして画素電極 (透明導電膜) 37bを形成する。

10

【0040】(C)第5の実施例

図 7 (a) ~ (c) 及び図 8 (a), (b) は第 5 の実 施例について示す断面図である。

【0041】第1の実施例の図2(a)に示す開口36b,36cを形成する工程の後、図7(a)に示すように、開口36b,36cを形成したときのレジスト膜(耐エッチング性膜)42をそのまま残した状態で、図7(b)に示すように、燐酸を含む溶液により、A1膜31の表層を20~200A程度ウエットエッチングする。次に、図7(c)に示すように、全面にMo膜、Ti膜、Ta膜、Cr膜又はITO膜からなる導電膜43を形成する。

【0042】次いで、図8(a)に示すように、レジスト膜42を除去する。このとき、リフトオフによりレジスト膜42上の導電膜43のみが除去され、開口36b,36c内に形成されていたMo膜,Ti膜,Ta膜,Cr膜又はITO膜からなる導電膜43a,43bのみ残る。次いで、図8(b)に示すように、全面に再びITO膜を形成した後、パターニングして画素電極37bを形成する。このとき、開口36b,36c内のITO膜(透明導電膜)37bは導電膜43a,43b上に形成されるため、良好なコンタクトが得られる。

【0043】以上のように、本発明の第3~第5の実施例の薄膜トランジスタマトリクスの製造方法によれば、最上層がAI膜31となっているTFTのソース電極33a及び補助容量の上部電極34とITO膜37bとを接続する前に、AI膜31の表層を除去し、或いはAI膜31の表層を除去した後Mo膜, Ti膜, Ta膜, Cr膜又はITO膜からなる導電膜43a,43bを形成している。

【0044】従って、絶縁物等のエッチング残渣や自然酸化膜がソース電極33a等の表面から除去され、或いはA1膜31上に導電膜41を形成した後この導電膜41及びA1膜31の表層が連続して除去され、或いはIT40 O膜37bはコンタクト性の良い膜,Ti膜,Ta膜,Cr膜又はITO膜からなる導電膜43a,43bと接続されるので、ITO膜37bとソース電極33a等の間の電気的接続性が良くなる。

【0045】これにより、ITO膜37bとソース電極33a等の間の接触抵抗のばらつきを抑制し、接触抵抗を小さく保持することができる。このため、TFTを動作させた場合、画素全体にわたって一様に液晶層に電圧がかかり、色調の変調や点欠陥が生じるのを防止することができる。従って、液晶表示装置の信頼性や製造歩留りの50向上を図ることができる。

【0046】なお、上記第1~第5の実施例では、透明 電極としてITO膜37a~37cを用いているが、ZnO 膜を用いることもできる。この場合も、ITO膜37a~ 37cと同様な効果を得ることができる。また、A1膜3 1の下の高融点金属膜としてTi膜30を用いている が、その他Ta膜、Mo膜等を用いてもよい。

[0047]

【発明の効果】以上のように、本発明の薄膜トランジス タマトリクスの製造方法においては、上部2層の導電膜 が上層から順にA1膜及び高融点金属膜となっているT 10 マトリクスの製造方法について示す断面図である。 FTのソース/ドレイン電極とITO膜とを接続する前 に、最上層のAI膜を除去し、下地の高融点金属膜を露 出している。

【0048】従って、絶縁物等のエッチング残渣がソー ス電極等の表面から除去されるとともに、透明導電膜は コンタクト性の良い高融点金属膜との接続が可能とな る。また、AI膜のウエットエッチング後に、開口の側 壁の絶縁膜をサイドエッチングし、絶縁膜の開口幅を広 げて開口内の絶縁膜の側壁面と開口内のAI膜の側壁面 とを合わせているので、A 1 膜のウエットエッチングに 20 製造方法について示す断面図 (その2) である。 より生じた開口内の段差が解消される。このため、開口 を被覆して形成される透明導電膜の断線の危険性が少な くなり、信頼性の向上及び製造歩留りの向上を図ること ができる。

【0049】更に、最上層がAI膜となっているTFT のソース/ドレイン電極と透明導電膜とを接続する前 に、Al膜の表層を除去し、或いはAl膜の表層を除去 した後導電膜を形成している。従って、絶縁物等のエッ チング残渣や自然酸化膜がAI膜の表面から除去され、 或いは、透明導電膜との接触面には導電膜、例えば透明 30 29 n*a-Si層、 導電膜とコンタクト性の良いMo, Ti, Ta, Cr膜 又はITO膜が露出しているので、透明導電膜とソース /ドレイン電極の間の接触性が良くなる。

【0050】これにより、透明導電膜とソース/ドレイ ン電極の間の接触抵抗のばらつきを抑制し、接触抵抗を 小さく保持することができる。このため、TFTを動作 させた場合、画素全体にわたって一様に液晶層に電圧が かかり、色調の変調や点欠陥が生じるのを防止すること ができる。従って、液晶表示装置の信頼性や製造歩留り の向上を図ることができる。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係る薄膜トランジスタ マトリクスの製造方法について示す断面図(その1)で

【図2】本発明の第1の実施例に係る薄膜トランジスタ

12

マトリクスの製造方法について示す断面図(その2)で ある。

【図3】 本発明の実施例に係る薄膜トランジスタマトリ クスの構成について示す平面図である。

【図4】 本発明の第2の実施例に係る薄膜トランジスタ マトリクスの製造方法について示す断面図である。

【図5】本発明の第3の実施例に係る薄膜トランジスタ マトリクスの製造方法について示す断面図である。

【図6】本発明の第4の実施例に係る薄膜トランジスタ

【図7】本発明の第5の実施例に係る薄膜トランジスタ マトリクスの製造方法について示す断面図 (その1) で ある。

【図8】本発明の第5の実施例に係る薄膜トランジスタ マトリクスの製造方法について示す断面図(その2)で ある。


【図9】従来例に係る薄膜トランジスタマトリクスの製 造方法について示す断面図(その1)である。


【図10】従来例に係る薄膜トランジスタマトリクスの

【符号の説明】


- 21 ガラス基板 (透明基板)、
- 22 ゲート電極、
- 23 ゲートバスライン、
- 24 ゲート端子、
- 25 下部電極、
- 26 ゲート絶縁膜、
- 27 a-Si層(動作半導体層)、
- 28 保護絶縁膜、
- - 30 Ti膜(高融点金属膜)、
 - 31 A I 膜、
 - 32 ドレイン端子、
 - 33 a ソース電極、
 - 33b ドレイン電極、
 - 34 上部電極、
 - 35 シリコン窒化膜(絶縁膜)、
 - 36 a ~ 36 f 閉口、
 - 37a ドレイン引出し電極、
- 40 37b 画素電極 (ITO膜;透明導電膜)、
 - 37 c ゲート引出し電極、
 - 38 ドレインバスライン、
 - 41 ITO膜 (導電膜)、
 - 42 レジスト膜(耐エッチング性膜)、
 - 43,43a,43b 導電膜。


【図1】






[図2]







[図10]



IIa。IIc:引出し電腦 IIb:強素電腦





(新レイン様子体) (画素物) (ゲート様子体) (ゲート様子体) (チート様子体) (チート様子体) (チート様子体) (チート様子) (上部電極 2: ゲート電板 5: ゲート配線 8: ドレイン場子 (ま) アース電影 9: 風間を設設 (ま) 日の (

フロントページの続き

(72)発明者 石割 秀敏

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 嶋田 裕行

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 井上 淳

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(72)発明者 廣田 四郎

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内